用于构建运行在RISC-V Linux上的initramfs简易文件系统镜像
原始仓库地址：https://github.com/LvNA-system/riscv-rootfs.git
支持RISC-V为后端的C和C++交叉编译工具链, 包含通用的ELF/Newlib和更复杂的Linux-ELF/glibc两种工具链.
原始仓库地址：https://github.com/riscv/riscv-gnu-toolchain.git
RISC-V版本的binutils工具集合和GDB
原始仓库地址：https://github.com/riscv/riscv-binutils-gdb.git
支持RISC-V目标为后端的openocd工具
原始仓库地址：https://github.com/riscv/riscv-openocd.git
RISC-V处理器ISA级别的单元测试
原始仓库地址：https://github.com/riscv/riscv-tests.git
嵌入式C库newlib的RISC-V移植版本
原始仓库地址：https://github.com/riscv/riscv-newlib.git
用于记录一组可用的RISC-V工具, 包括:
* Spike, RISC-V的ISA功能模拟器
* riscv-tests, 一组ISA级别的测试
* riscv-opcodes, RISC-V指令操作码的集合
* riscv-pk, 包含bbl(Linux内核的boot loader)和pk(用于处理系统调用的代理层)
原始仓库地址：https://github.com/riscv/riscv-tools.git
标签化RISC-V项目
基于RocketChip增加了标签功能, 给硬件请求打上标签, 赋予硬件区分, 隔离和优先化三种新能力.
原始仓库地址：https://github.com/SI-RISCV/e200_opensource.git
SSRV是对超标量和乱序发射在RISCV指令集上实现的探索。它是在嵌入式SoC上推出可参数化的高性能CPU内核。SSRV有如下特性：
• 完全参数化，用户可以调整参数来实现不同的性能和面积，适应于不同的要求场景
• 采用可综合语法的Verilog书写，完整的验证环境
• 基于指令集的最小实现，易于添加不同SoC环境需要的CSR（Control System Register）和系统指令
欢迎访问中文教程：[SSRV设计帮助](https://github.com/risclite/SuperScalar-RISCV-CPU/wiki/%E4%B8%AD%E6%96%87%E5%B8%AE%E5%8A%A9%E7%BB%B4%E5%9F%BA)
原始仓库地址：https://github.com/risclite/SuperScalar-RISCV-CPU.git
项目类型
